PAT-NO: WO009815013A1

DOCUMENT-IDENTIFIER: WO 9815013 A1

TITLE: SEMICONDUCTOR DEVICE WITH A PROTECTED

BARRIER FOR A STACK CELL

PUBN-DATE: April 9, 1998

INVENTOR-INFORMATION:

NAME COUNTRY

HARTNER, WALTER DE

SCHINDLER, GUENTHER DE MAZURE-ESPEJO, CARLOS DE

INT-CL (IPC): H01L029/92; H01L021/3205

EUR-CL (EPC): H01L021/02; H01L021/8246

US-CL-CURRENT: 257/E29.343

ABSTRACT:

CHG DATE=19980609 STATUS=O>The invention relates to a semiconductor device for

integrated circuits with a stack cell located in an insulating layer (2) having

a plug (1) filled contact hole (8) with a capacitor with a lower electrode (5)

turned towards the plug (1), a paraelectric or ferroelectric dielectric (6) and

an upper electrode (7). A barrier layer (3) is located between the plug (1)

and the lower electrode (5). Said layer is surrounded by a silicon nitride collar (4) preventing effective oxidation of barrier layer (3). ----- KWIC -----Title of Patent Publication - TTL: SEMICONDUCTOR DEVICE WITH A PROTECTED BARRIER FOR A STACK CELL Abstract - FPAR: CHG DATE=19980609 STATUS=O>The invention relates to a semiconductor device for integrated circuits with a stack cell located in an insulating layer (2) having a plug (1) filled contact hole (8) with a capacitor with a lower electrode turned towards the plug (1), a paraelectric or ferroelectric dielectric (6) and an upper electrode (7). A barrier layer (3) is located between the plug

and the lower electrode (5). Said layer is surrounded by a silicon nitride

collar (4) preventing effective oxidation of barrier layer (3).

WELTORGANISATION FÜR GEISTIGES EIGENTUM

Internationales Büro

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L 29/92, 21/3205

(11) Internationale Veröffentlichungsnummer:

WO 98/15013

A1

(43) Internationales Veröffentlichungsdatum:

9. April 1998 (09.04.98)

(21) Internationales Aktenzeichen:

PCT/DE97/02133

(22) Internationales Anmeldedatum:

19. September 1997 (19.09.97) (81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(30) Prioritätsdaten:

196 40 246.8

30. September 1996 (30.09.96) DE Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist. Veröffentlichung wird wiederholt falls Änderungen eintreffen.

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HARTNER, Walter [DE/DE]; Alemannenstrasse 20, D-89441 Medlingen (DE). SCHINDLER, Günther [DE/DE]; Ungererstrasse 19, D-80802 München (DE). MAZURE-ESPEJO, Carlos [DE/DE]; Grünlandstrasse 4, D-85604 Zorneding (DE).

(54) Title: SEMICONDUCTOR DEVICE WITH A PROTECTED BARRIER FOR A STACK CELL

(54) Bezeichnung: HALBLEITERANORDNUNG MIT GESCHÜTZTER BARRIERE FÜR EINE STAPELZELLE

(57) Abstract

The invention relates to a semiconductor device for integrated circuits with a stack cell located in an insulating layer (2) having a plug (1) filled contact hole (8) with a capacitor with a lower electrode (5) turned towards the plug (1), a paraelectric or ferroelectric dielectric (6) and an upper electrode (7). A barrier layer (3) is located between the plug (1) and the lower electrode (5). Said layer is surrounded by a silicon nitride collar (4) preventing effective oxidation of barrier layer (3).

(57) Zusammenfassung

Die Erfindung betrifft eine Halbleiteranordnung für integrierte Schaltungen, bei der eine Stapelzelle in einer Isolierschicht (2) ein mit einem Plug (1) gefülltes Kontaktloch (8) aufweist, auf dem ein Kondensator mit einer unteren, dem Plug (1) zugewandten Elektrode (5), einem paraelektrischen oder ferroelektrischen Dielektrikum (6) und einer oberen Elektrode (7) vorgesehen ist. Zwischen dem Plug (1) und der unteren Elektrode (5) befindet sich eine Barriereschicht (3), die von 13 10

einem Siliziumnitridkragen (4) umgeben ist, der eine Oxidation der Barriereschicht (3) zuverlässig verhindert.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FT	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
ΑU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Мопасо	TD	Tschad
BA	Bosnicn-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikisten
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkci
BG	Bulgarien	HU	Ungam	ML	Mali	TT	Trinidad und Tobago
BJ	Benin	ιE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	11,	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten vo
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CII	Schweiz	KG	Kirgisistan	NO	Norwegen	ΥU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neusceland	ZW	Zimbabwe
CM	Kamerun		Korea	PL	Poleo	• • • • • • • • • • • • • • • • • • • •	
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumanien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	u	Liechtenstein	SD	Sudan		
DK	Dånemark	LK	Sri Lanka	SE	Schweden		
EB	Estland	LR	Liberia	SG	Singapur		

Beschreibung

Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle

Die vorliegende Erfindung betrifft eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1 sowie ein Verfahren zum Herstellen einer derartigen Halbleiteranordnung.

10

15

20

5

Herkömmliche Speicherelemente von Halbleiter-Speicheranordnungen verwenden als Speicherdielektrikum zumeist Siliziumdioxid- oder auch Siliziumnitridschichten, welche aber beide
lediglich eine Dielektrizitätskonstante im Bereich von etwa 6
besitzen. Eine höhere Dielektrizitätskonstante würde jedoch
zu einer größeren Kapazität des entsprechenden Kondensators
führen, so daß auch dessen Abmessungen vermindert werden
könnten, wenn auf eine entsprechende Steigerung der Kapazität
verzichtet wird. Mit anderen Worten, die Verwendung eines
Dielektrikums mit großer Dielektrizitätskonstante führt zu
einer Verringerung der für den entsprechenden Kondensator benötigten Fläche und damit zu einer Steigerung der Integrationsdichte.

- Die in diesem Zusammenhang durchgeführten Entwicklungen haben Materialien ergeben, die eine gegenüber 6 erheblich höhere Dielektrizitätskonstante aufweisen. So wurde beispielsweise als paraelektrisches Material (Ba_xST_{1-x})TiO₃ (BST) entwickelt, das eine Dielektrizitätskonstante in der Größenordnung von 400 hat. Es liegt auf der Hand, daß BST eine erhebliche Steigerung der Integrationsdichte erlaubt, wenn es anstelle der üblichen Siliziumdioxid- bzw. Siliziumnitridschichten eingesetzt wird.
- Weiterhin verwenden herkömmliche Speicherelemente, wie beispielsweise ein dynamischer Random-Speicher (DRAM) paraelektrische Materialien, die aber bei Ausfall der Versorgungs-

2

spannung ihre Ladung und somit auch die mit dieser gespeicherte Information verlieren. Außerdem müssen derartige herkömmliche Speicherelemente wegen des bei ihnen auftretenden Leckstromes ständig neu beschrieben werden, was als "refreshen" bezeichnet wird. Auch aus diesem Grund ist der Einsatz von neuartigen ferroelektrischen Materialien als Speicherdielektrikum wünschenswert, da nur so die Herstellung nichtflüchtiger Halbleiter-Speicheran-ordnungen möglich ist, die bei Ausfall der Versorgungsspannung nicht ihre Information verlieren und auch nicht ständig neu beschrieben werden müssen.

Zusammenfassend ergibt sich damit, daß bei Halbleiter-Speicheranordnungen der Einsatz ferroelektrischer Materialien als Speicherdielektrikum an sich wünschenswert ist, da so eine Steigerung der Integrationsdichte bei gleichzeitiger Sicherheit gegenüber einem Ausfall der Versorgungsspannung erreicht werden kann.

Die praktische Verwirklichung des Binsatzes derartiger ferroelektrischer oder auch paraelektrischer Materialien in Halbleiter-Speicheranordnungen hängt aber stark davon ab, wie
sich diese Materialien in eine integrierte Halbleiter-Schaltungsanordnung einbauen lassen. Als solche ferroelektrische
oder paraelektrische Materialien wurden bisher neben dem bereits erwähnten BST auch (Pb,Zr)TiO₃(PZT), SrBi₂Ta₂O₉ (SBT),
SrBi₂(Ta,Nb)O₉ (SBTN) SrTiO₃ (ST), ferro- und paraelektrische
Polymere usw. bzw. allgemein ferro- und paraelektrische Materialien in Erwägung gezogen.

30

35

10

15

Obwohl diese Materialien hohe Dielektrizitätskonstanten aufweisen und aus diesem Grund auch schon bei ferroelektrischen Random-Speichern (FeRAM) eingesetzt werden, ist ihre Bedeutung in der Praxis noch begrenzt. Denn es hat sich gezeigt, daß die genannten Materialien mit hoher Dielektrizitätskonstante nicht ohne weiteres in Halbleiter-Speicheranordnungen eingesetzt werden können. So wird beispielsweise die Anwen-

3

dung von dielektrischen Materialien mit hoher Dielektrizitätskonstante oder von Ferroelektrika in hoch integrierten Stapelzellen von Halbleiter-Speicheranordnungen stark dadurch behindert, daß der sogenannte "Plug" bzw. das in ein Kontaktloch eingebrachte Füllmaterial bei Abscheidung des Dielektrikums oxidiert wird. Diese Oxidation findet speziell aufgrund der Tatsache statt, daß es sich bei den genannten Dielektrika mit hoher Dielektrizitätskonstanten und Ferroelektrika um Oxide handelt, die bei der Herstellung der Halbleiter- bzw. Kondensatoranordnung hohen Temperaturen in einer sauerstoffhaltigen Atmosphäre ausgesetzt werden müssen.

Da die üblicherweise für den Kondensatorkontakt verwendete Platin-Elektrode sauerstoffdurchlässig ist, oxidiert damit beispielsweise die Grenzfläche zwischen Plug und Elektrode, was mit einer elektrischen Unterbrechung gleichbedeutend ist.

10

15

20

25

Figur 3 zeigt eine derartige Halbleiteranordnung mit einer Speicherzelle. Bei dieser Halbleiteranordnung ist auf einen Halbleiterkörper 10 mit einem hochdotierten Bereich 9 eine di-

elektrische Isolatorschicht 2 aus z.B. Siliziumdioxid aufgebracht, in die ein Loch 8 geätzt ist. Dieses Loch 8 ist mit einem Füllmaterial bzw. Plug 1 gefüllt, der aus Wolfram oder polykristallinem Silizium besteht. Oberhalb des Plugs 1 ist eine Barriereschicht 3 vorgesehen, die beispielsweise aus WN, TiWN, TaN, WC usw. bestehen kann. Die Barriereschicht 3 trennt eine untere Elektrode 5 z.B. aus Platin von dem Plug 1. Auf der unteren Elektrode 5 befindet sich ein paraelektrisches oder ferroelektrische Dielektrikum 6, auf das wiederum eine obere Elektrode 7 aufgetragen ist. Bei dieser Halbleiteranordnung tritt beginnend im Bereich 11 eine Oxidation des Materials der Barriereschicht 3 auf, was letztlich zu einer elektrischen Unterbrechung führen kann. Die Oxidation schreitet dabei vom Bereich 11 entlang der Grenzfläche 14 zwischen der Barriereschicht 3 und der Elektrode 5 und entlang der

4

Grenzfläche 15 zwischen der Barriereschicht 3 und der Isolationsschicht 2 fort.

Nicht zuletzt aus diesem Grund wird bisher in der Praxis die Integration eines ferroelektrischen oder paraelektrischen Dielektrikums in einer Speicheranordnung bei hoher Integrationsdichte als wenig Erfolg versprechend angesehen.

Um die oben erwähnte Oxidation der Schnittfläche zwischen Elektrode und Plug in großem Umfang zu vermeiden, werden bisher Di-

10

15

20

30

35

elektrika mit hoher Dielektritzitätskonstanten oder Ferroelektrika erst nach Fertigstellung einer herkömmlichen CMOS-Transistorstruktur über einem LOCOS-Gebiet planar abgeschieden. Mit anderen Worten, neben einem MOS-Transistor, dessen Drain beispielsweise mit einer Bitleitung verbunden und dessen Gate an eine Wortleitung angeschlossen ist, wird über dem LOCOS-Gebiet ein Kondensator vorgesehen, dessen obere Elektrode aus z.B. Platin besteht, das mit der Source-Elektrode eines MOS-Transistors verbunden ist, und dessen Isolierschicht aus einem Ferroelektrikum hergestellt ist, während die zweite Elektrode (common plate), die der ersten Elektrode durch das Ferroelektrikum gegenüberliegt, ebenfalls aus z.B. Platin hergestellt ist. Als Dielektrikum kann hierbei beispielsweise SBT verwendet werden. Die Größen der auf diese Weise gebildeten Speicherzellen betragen beispielsweise 10,1 μ m x 16,5 μ m = 167 μ m² = 46 F², wenn für F ein Grundmaß von 1,9 µm herangezogen wird. Die Fläche des Kondensators beträgt dabei etwa 3,3 μ m x 3,3 μ m = 10,9 μ m² = 3 F². Mit anderen Worten, es liegt ein relativ großer Platzbedarf für die Speicherzelle bzw. deren Verdrahtung zum Kondensator vor.

Vorteilhaft am Auftragen eines Kondensators über dem LOCOS-Ge-biet ist aber, daß zur Herstellung der planaren ferroelektrischen Schicht des Kondensators ein Sputter- oder Solgel-Ver-fahren benutzt werden kann und insbesondere durch das Aufbringen der ferroelektrischen Schicht, das in stark oxiWO 98/15013

dierender Umgebung stattfindet, die Diffusion von Sauerstoff durch die meist aus Platin bestehende Elektrode hindurch die darunter liegende Schicht nicht mehr beeinträchtigt, da hier bereits ein Oxid vorliegt.

5

Zusammenfassend ergibt sich damit, daß das Abscheiden einer CMOS-Transistorstruktur über dem LOCOS-Gebiet zwar ohne weiters möglich ist, jedoch zu einer erheblichen Verminderung der Integrationsdichte führt.

10

Bin direktes Auftragen der ferroelektrischen Schichten über dem elektrisch leitenden Plug ist zwar möglich, führt aber zu einer weiteren Oxidation und damit letztlich zu einer Isolation der elektrischen Verbindungen.

15

Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung zu schaffen, die eine Integration von Bauelementen mit ferroelektrischen und paraelektrischen Materialien erlaubt und bei der unerwünschte Oxidationen im Bereich der Barriereschicht des Plugs zuverlässig vermieden sind; außerdem soll ein Verfahren zum Herstellen einer derartigen Halbleiteranordnung angegeben werden.

Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung eine Halbleiteranordnung mit den Merkmalen des Patentanspruches 1 vor. Außerdem wird ein Verfahren mit den Merkmalen des Patentanspruches 5 geschaffen.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich insbesondere aus den Patentansprüchen 2 bis 4.

Bei der erfindungsgemäßen Halbleiteranordnung ist also die Barriereschicht in einen "Siliziumnitridkragen", der durch die Siliziumnitridschicht gebildet ist, eingebettet. Dadurch wird das Material der Barriereschicht, also beispielsweise Tiannitrid, Wolframnitrid, Titanwolframnitrid, Tantalnitrid usw., vor einer Oxidation zuverlässig geschützt.

Durch den "Siliziumnitridkragen" wird eine laterale Sauerstoff-Diffusion bei der Herstellung des paraelektrischen oder
ferroelektrischen Dielektrikums vermieden. Das heißt, es
tritt praktisch keine laterale Oxidation der Barriereschicht
auf, wie dies beim Stand der Technik der Fall ist. Außerdem
wird erreicht, daß das Material, z.B. Platin, der unteren
Elektrode gut auf der Siliziumnitridschicht haftet.

- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 einen Schnitt durch ein erstes Ausführungsbeispiel der erfindungsgemäße Halbleiteranordnung;
 - Fig. 2 einen Schnitt durch ein zweites Ausführungsbei-

spiel der erfindungsgemäßen Halbleiteranord-

20 nung

und

Fig. 3 einen Schnitt durch eine bestehende Halbleiter-

anordnung.

In den Figuren sind einander entsprechende Bauteile jeweils mit den gleichen Bezugszeichen versehen.

Wie in einem ersten Ausführungsbeispiel in Fig. 1 gezeigt ist, befindet sich bei der erfindungsgemäßen Halbleiteranordnung auf einem Siliziumsubstrat 10 mit einem hochdotierten Bereich 9 eine Siliziumdioxidschicht 2, die ein Kontaktloch 8 zu dem hochdotierten Bereich 9 aufweist. In der Siliziumdioxidschicht 2 bzw. auf dem Siliziumsubstrat 10 können noch weitere leitende oder hochdotierte Bereiche 13 und Isolati-

7

onsbereiche 12 vorgesehen sein. Diese hochdotierten Bereiche 13, 12 können beispielsweise Leiterbahnen oder LOCOS sein.

Das Kontaktloch 8 ist mit Füllmaterial bzw. Plug 1 versehen. Zwischen dem Plug 1, dessen leitendes Material aus z.B. Wolfram, Silizium, Nitriden oder polykristallinem Silizium besteht, und einer unteren Elektrode 5 aus z.B. Platin ist eine Barriereschicht 3 angeordnet, die aus leitenden Nitriden, Karbiden, Boriden usw., wie z.B. WN, WC, WTiN, TaN, TiN, TiC usw. hergestellt sein kann. Ein mögliches Material für den Plug 1 ist beispielsweise WSi. Die Barriereschicht 3 wird seitlich von einer Siliziumnitridschicht 4 umgeben, deren Oberseite in der gleichen Ebene wie die Oberseite der Barriereschicht 3 liegt. Die Oberseite der Barriereschicht 3 kann aber auch etwas unterhalb der Oberseite der Siliziumnitridschicht 4 liegen. Auf die untere Elektrode 5 aus Platin ist ein paraelektrisches, superparaelektrisches oder ferroelektrisches Dielektrikum 6 aufgetragen, welches wiederum mit einer oberen Elektrode 7 bedeckt ist. Die obere Elektrode 7 und/oder die untere Elektrode 5 können auch aus Ruthenium, Iridium, Palladium oder leitenden Oxiden hiervon, wie RuO2, IrO, usw. bestehen.

10

15

20

30

Die Herstellung der erfindungsgemäßen Halbleiteranordnung kann beispielsweise in der folgenden Weise geschehen:

Zunächst wird die CMOS-Ebene mit dem Halbleiterkörper 10, den hochdotierten Bereichen 9 und 13, dem Isolationsbereich 12 und der Siliziumdioxidschicht 2 hergestellt. Vor Ätzung des Kontaktloches 8 wird sodann die Siliziumnitridschicht 4 abgeschieden.

Nach Ätzung des Kontaktloches 8 und Auffüllung des Kontaktloches 8 mit Wolfram, leitendem Material, wie Siliziden oder polykristallinem Silizium erfolgt eine Rückätzung zur Bildung einer Aussparung im oberen Bereich des Plugs 1. Die Tiefe dieser Rückätzung ist etwa an die Dicke der Siliziumnitrid-

8

schicht so angepaßt, daß sie etwas kleiner als die Dicke der Siliziumnitridschicht 4 ist. Sodann wird durch Sputtern oder MOCVD die Barriereschicht 3 im Bereich der Rückätzung aufgebracht. Durch beispielsweise einen Rückätz- oder Schleifprozeß wird die Oberfläche der Barriereschicht 3 mit der Oberfläche der Siliziumnitridschicht 4 ausgerichtet. Mit anderen Worten, die Siliziumnitridschicht 4 umgibt wie ein "Kragen" die Barriereschicht 3.

10 Auf die Barriereschicht 3 wird die untere Elektrode 5, die bevorzugt aus Platin besteht, aufgetragen. Sodann wird das paraelektrische, superparaelektrische oder ferroelektrische Dielektrikum 6 aufgebracht und strukturiert. Die Barriereschicht 3 wirkt während des Abscheidens des Dielektrikums 6 sowie bei den nachfolgenden oxidierenden Temperaturprozessen 15 als Schutz gegen eindiffundierenden Sauerstoff und verhindert die Oxidation des Plugs 1. Die Siliziumnitridschicht 4 schützt dabei die eingebettete Barriereschicht 3 zuverlässig vor der Oxidation und gewährleistet die Integrität der Pla-20 tin/Barriereschicht/Plug/ Struktur. Siliziumnitrid ist bekanntlich eine gute Sauerstoff-Diffusionsbarriere, die die Zufuhr von Sauerstoff im vorliegenden Fall zum Übergangsbereich zwischen Barriereschicht und unterer Elektrode aus der Umgebung verhindert.

25

Die vorliegende Erfindung erhöht damit den Oxidationswiderstand der Barriereschicht 3 in großem Ausmaß.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung.

Bei diesem Ausführungsbeispiel ist die Wand des Kontaktloches

8 mit einer Zusatz-Siliziumnitridschicht 16 bedeckt, die nach der Ätzung des Kontaktloches 8 abgeschieden wird.

<u>PATENTANS PRÜCHE</u>

- 1. Halbleiteranordnung für integrierte Schaltungen, insbesondere Speicher, in DRAM- und FeRAM-Technik, bei der eine Stapelzelle in einer Isolierschicht (2) ein mit einem Füllmaterial bzw. Plug (1) gefülltes Kontaktloch (8) aufweist, auf dem ein Kondensator mit einer unteren, dem Füllmaterial (1) zugewandten Elektrode (5), einem superparaelektrischen oder paraelektrischen oder ferroelektrischen Dielektrikum (6) und einer oberen Elektrode (7) vorgesehen ist, wobei zwischen dem Füllmaterial (1) und der unteren Elektrode (5) eine Barriereschicht (3) vorgesehen ist, die von Bereichen aus Siliziumnitrid vollständig umgeben ist,
 - d a d u r c h g e k e n n z e i c h n e t ,
 daß die Barriereschicht (3) in dem Kontaktloch (8) auf dem
 Füllmaterial (1) angeordnet ist,
- daß die Bereiche aus Siliziumnitrid von einer auf der Isolier20 schicht (2) angeordneten Siliziumnitridschicht (4) gebildet sind,
 - daß die Siliziumnitridschicht (4) an das Kontaktloch (8) angrenzt, und
 - daß auf einer von der Barriereschicht (3) und der Siliziumni-
- tridschicht (4) gebildeten Ebene die untere Elektrode (5), das Dielektrikum (6) und die obere Elektrode (7) angeordnet sind.

- 2. Halbleiteranordnung nach Anspruch 1,
 d a d u r c h g e k e n n z e i c h n e t ,
 daß das Füllmaterial aus leitenden Materialien, insbesondere
 aus Siliziden, Nitriden, Wolfram oder polykristallinem Silizium
 besteht.
 - 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
- 10 daß die untere Elektrode (5) und/oder die obere Elektrode (7) aus Platin, Ruthenium, Iridium, Palladium oder leitenden Oxiden hiervon bestehen.
 - 4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3,
- 15 dadurch gekennzeichnet ,
 daß die Barriereschicht (3) aus WN, WC, WTiN, TaN, TiN oder TiC
 besteht.
- Verfahren zur Herstellung der Halbleiteranordnung nach einem
 der Ansprüche 1 bis 4,
 - daß nach Herstellung einer CMOS-Ebene mit einem Halbleiterkörper (10) auf diesem eine Isolierschicht (2) erzeugt und eine
 Siliziummitridschicht (4) aufgetragen wird,
- 25 daß in die Siliziumnitridschicht (4) und die Isolierschicht (2) ein Kontaktloch (8) eingebracht wird,

daß das Kontaktloch (8) mit leitendem Füllmaterial (1), insbesondere aus Siliziden, Nitriden, Wolfram oder polykristallinem Silizium, aufgefüllt wird,

daß in dem Füllmaterial (1) eine Aussparung erzeugt wird, die eine an die Dicke der Siliziumnitridschicht (4) angepaßte Tiefe hat,

daß in der Aussparung eine Barriereschicht (3) erzeugt wird,
daß die Barriereschicht (3) durch einen Schleif- oder Rückätzprozeß in die Siliziumnitridschicht (4) eingebettet wird, und
daß nacheinander die untere Elektrode (5), das Dielektrikum (6)
und die obere Elektrode (7) aufgebracht werden.

- 6. Verfahren nach Anspruch 5,
- dadurch gekennzeichnet,
- 15 daß nach Ätzung des Kontaktloches (8) auf dessen Wand eine Siliziumnitridschicht (16) abgeschieden wird.

1/3

Fig. 1




Fig. 2





Fig. 3



INTERNATIONAL SEARCH REPORT

International Application No PCT/DE 97/02133

			·
A. CLASSI IPC 6	FICATION OF SUBJECT MATTER H01L29/92 H01L21/3205		
According to	o International Patent Classification (IPC) or to both national class	fication and IPC	
B. FIELDS	SEARCHED		
Minimum de IPC 6	ocumentation searched (classification system followed by classific HO1L	ation symbols)	
Documenta	tion searched other than minimum documentation to the extent tha	at such documents are included in the fields se	arched
Electronic d	ata base consulted during the international search (name of data	base and, where practical, search terms used	
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT	······································	
Category °	Citation of document, with indication, where appropriate, of the	relevant passages	Relevant to claim No.
X	US 5 506 166 A (SANDHU GURTEJ S April 1996	ET AL) 9	1-5
Α	see column 3, line 64 - column figures 2-13B	7, line 20;	6
X	EP 0 697 719 A (TEXAS INSTRUMEN February 1996	TS INC) 21	1-5
A	see page 2, line 25 - page 3, l table KOMPLET see page 5, line 42 - line 46; see page 7, line 3 - page 14, l figures 10-17	figures 1,2	6
Furth	eer documents are listed in the continuation of box C.	χ Patent family members are listed i	n annex.
<u> </u>		X rational facility international and instance is	T GUILLON,
"A" docume consider a filling de curne which is citation "O" docume other n "P" docume	nt which may throw doubts on priority claim(s) or s cited to establish the publication date of another or other special reason (as specified) int referring to an oral disclosure, use, exhibition or	"T" later document published after the inter or priority date and not in conflict with cited to understand the principle or the invention "X" document of particular relevance; the cannot be considered novel or cannot involve an inventive step when the do "Y" document of particular relevance; the cannot be considered to involve an involve a	the application but sory underlying the staimed invention be considered to cument is taken alone salmed invention ventive step when the re other such docusis to a person skilled
	an the priority date clarined	Date of mailing of the international sea	
	5 January 1998	27/01/1998	
Name and m	nailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Authorized officer Albrecht, C	

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No PCT/DE 97/02133

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 5506166 A	09-04-96	US 5381302 A US 5392189 A US 5478772 A	10-01-95 21-02-95 26-12-95
EP 0697719 A	21-02-96	US 5504041 A JP 8064786 A US 5679980 A	02-04-96 08-03-96 21-10-97

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen PCT/DF 97/02133

			51/UE 9//UE133
A KLASS IPK 6	IFIZIERUNG DES ANMELDUNGSGEGENSTANDES H01L29/92 H01L21/3205		
Nach der In	nternationalen Patentidassifikation (IPK) oder nach der nationalen Kl	assifikation und der IPK	
B. RECHE	RCHIERTE GEBIETE		
	rter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymt H01L	pole)	
Recherchie	rte aber nicht zum Mindestprüfstoffgehörende Veröffentlichungen, s	coweit diese unter die recherch	ierten Gebiete fallen
Während de	er internationalen Recherche konsuttierte elektronische Datenbank (Name der Datenbank und evt	i, verwendete Suchbegriffe)
C. ALS WE	ESENTLICH ANGESEHENE UNTERLAGEN		· · · · · · · · · · · · · · · · · · ·
Kategorie®	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angal	be der in Betracht kommender	Telle Betr. Anspruch Nr.
			·
X	US 5 506 166 A (SANDHU GURTEJ S 9.April 1996		1-5
A	siehe Spalte 3, Zeile 64 - Spalt 20; Abbildungen 2-13B	e 7, Zeile	6
X	EP 0 697 719 A (TEXAS INSTRUMENT 21.Februar 1996	S INC)	1-5
	siehe Seite 2, Zeile 25 - Seite 35; Tabelle KOMPLET siehe Seite 5, Zeile 42 - Zeile Abbildungen 1,2 siehe Seite 7, Zeile 3 - Seite 10; Abbildungen 10-17	46;	6
Waits	ere Veröffentlichungen sind der Fortsetzung von Feld C zu	Clabs Ambass Ratio	
entne —	ehmen	X Siehe Anhang Pater	itanile
"A" Veröffen aber ni "E" ålteres E C Anmek "L" Veröffen scheine andere soll ode ausgefi "O" Veröffen eine Be "P" Veröffen dem be	ntlichung, die sich auf eine mündliche Offenbarung, mutzung, eine Ausstellung oder andere Maßnahmen bezieht tilichung, die vor dem internationalen Anmeldedatum, aber nach anspruchten Prioritätsdatum veröffentlicht worden ist	oder dem Prioritätsdatun Anmeltung nicht kolliche Erfindung zugrundeliegei "X" Veröffentlichung von besc kann allein aufgrund dies erfinderischer Tätigkeit b "Y" Veröffentlichung von besc kann nicht als auf erfinde werden, wenn die Veröffentlichungen diese diese Verbindung für eine "&" Veröffentlichung, die Mitgi	rischer i augreit beruhend betrachtier nittlichung mit einer oder mehreren anderen r Kategorie in Verbindung gebracht wird und an Fachmann naheillegend ist ded derselben Patentfamilie ist
	bechlusses der internationalen Recherche 5. Januar 1998	Absendedatum des inten 27/01/1998	nationalen Recherchenberichts
Name und Po	ostanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patenttaan 2 NL – 2280 HV Rijswijk	Bevollmächtigter Bediens	teter
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nt, Fax: (+31-70) 340-3016	Albrecht,	C

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen
PCT/DE 97/02133

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 5506166 A	09-04-96	US 5381302 A US 5392189 A US 5478772 A	10-01-95 21-02-95 26-12-95
EP 0697719 A	21-02-96	US 5504041 A JP 8064786 A US 5679980 A	02-04-96 08-03-96 21-10-97